Repository navigation
unary‐prescaler1:2
| ⬅️ Prev | Navegar por los circuitos | Next ➡️ |
|---|
- Ficha: Divisor del reloj del sistema entre 2
- Descargas
- Descripción
- Prescaler 1:2
- Principio del prescaler 1:2
- Árbol de relojes
- Evolución del estado
- Diagrama de estado
- Cronograma
- Medición con el analizador lógico
- Ciclo de trabajo
- Recursos
- Conceptos nuevos
- Enlaces
- Autor
- Licencia
- Circuito Icestudio: unary-prescaler1_2.ice
- Ficha circuito: (SVG) (PDF) (PNG)
Este circuito genera una señal periódica cuya frecuencia es la mitad de la del reloj del sistema. En el caso de la placa Alhambra-II, que tiene una frecuencia de 12Mhz, la señal de salida OUT generada es de 6Mhz
Los circuitos que generan una señal periódica cuya frecuencia se obtiene dividiendo el reloj del sistema entre un número n se denominan prescalers (en ingles). Así, un prescaler 1:2, obtiene una señal de frecuencia
¿Cómo se realiza esta división? Utilizando un contador unario módulo 2. De hecho, este circuito es exactamente el mismo que unary-mod2. Pero ahora no nos estamos centrando en la cuenta que realiza, sino en las características de la señal que genera a su salida
Definimos un prescaler 1:2 como un circuito que genera a su salida una señal con la mitad de frecuencia que la del reloj del sistema. Los pulsos que genera esta señal son tics: tienen una anchura igual al periodo del reloj del sistema
- Para generar una señal de frecuencia Fsys/2 hay que utilizar un contador unario módulo 2, y tomar como salida la del biestable de la derecha
El reloj que gobierna TODOS nuestros elementos dentro de la FPGA es el reloj del sistema que denotamos como sysclk. Mediante los prescalers generamos señales de temporización de menor frecuencia, para utilizarlas en diferentes partes del circuito
Mediante el circuito prescaler1:2 obtenemos la señal de frecuencia Fsys/2, que en el caso de la Alhambra-II es de 6Mhz
El árbol de relojes es un diagrama donde se muestran todas las señales de temporización y cómo se han obtenido a partir del reloj del sistema
El estado es el mismo que el circuito unary-mod2
Es el mismo que el del circuito unary-mod2
Es el mismo que el del circuito unary-mod2
El periodo de la señal de salida es el doble del periodo del reloj. Es decir, que su frecuencia es la Mitad de la del reloj del sistema. Cada dos flancos de reloj se produce un periodo de la señal de salida
En las medidas reales comprobamos cómo la frecuencia de la señal OUT es de 6Mhz, mientras que la del reloj del sistema es de 12Mhz. Esto lo calcula el propio programa pulseview
La señal de salida tienen un ciclo de trabajo del 50%. La señal está a 0 durante 1 ciclo, y a 1curante otro ciclo. El pulso generado es un tic. Así, esta señal genera 1 tic por cada 2 ciclos de reloj
| Recurso | Cantidad | Máximo | Descripcioin |
|---|---|---|---|
| LC | 3 | 7680 | Celdas lógicas |
| IO | 2 | 256 | Bloques de E/S |
-
Prescaler 1:2: Circuito que obtiene una señal con frecuencia de salida igual a la mitad de la del sistema:
$F_{out}=\frac{F_{Sys}}{2}$ - Principio del prescaler 1:2: Para generar una señal de frecuencia Fsys/2 hay que utilizar un contador unario módulo 2, y tomar como salida la del biestable de la derecha
- Árbol de relojes: diagrama donde se muestran todas las señales de temporización y cómo se han obtenido a partir del reloj del sistema
- iceGates: Colección de Icestudio con puertas lógicas
- Colección iceFF: Colección para Icestudio. Biestables
- Cuaderno ténico CT18 de FPGAs Libres: Fundamentos. Sistema unario
- Juan González-Gómez (Obijuan)
