Repository navigation
sysdff‐ini
| ⬅️ Prev | Navegar por los circuitos | Next ➡️ |
|---|
- Ficha: Principio del estado inicial
- Descargas
- Descripción
- Circuito real
- Evolución del estado
- Recursos
- Conceptos nuevos
- Enlaces
- Autor
- Licencia
- Circuito Icestudio: sysdff-ini.ice
- Ficha circuito: (SVG) (PDF) (PNG)
Este circuito es equivalente a ax-sysdff, pero estableciendo el valor del estado inicial. Este valor, si no se especifica, es de 0. De manera genérica está determinado por el parámetro INI
El estado inicial se define como el valor que tiene el Biestable en el ciclo 0
El valor del estado inicial tiene un fuerte impacto en el funcionamiento del circuito, comportándose de diferentes maneras
Cuando INI es 0, lo que se genera es una función escalón. El circuito es equivalente a ax-sysdff. Sin embargo, cuando INI es 1, la señal de salida del biestable es siempre 1. Es decir, que es una señal constante 1, que está así indefinidamente, y desde el ciclo 0. Es equivalente al circuito ax-bit1
Matemáticamente lo podemos describir así:
- INI=0: D0=step1() (Función escalón)
- INI=1: D0=1 (Bit 1 constante)
Todo biestable D tiene un estado inicial que se puede configurar estableciendo su valor mediante su parámetro. Por defecto su valor es 0. De esta forma, si no se añade ningún valor al parámetro, su estado inicial será 0
El valor del estado inicial tiene un fuerte impacto en el circuito real que se sintetiza. Cuando el valor del estado inicial (el del ciclo 0) es diferente al valor que llega por su entrada d, hay un cambio de estado. Debido a esto el circuito real es el mismo del diseño. El biestable D se comporta como un Biestable D, almacenando un bit
Sin embargo, cuando el estado inicial es IGUAL al valor que lleva por su entrada, sucede que el biestable D NUNCA CAMBIA DE ESTADO, y se mantiene constante durante toda la vida del circuito. Aplicando el principio de simplificación, sabemos que cuando una señal se mantiene constante durante toda la vida del circuito, el sintentizador la sustituye por un bit constante
En este circuito se sabe a priori cuál es el estado inicial(el valor en el ciclo 0), que está dado por el parámetro INI. También sabemos que el siguiente estado (en los ciclos >=1) será 1. Por tanto, la evolución del estado (que coincide con la salida del circuito) se puede describir mediante esta función:
Cuando INI=0:
| Recurso | Cantidad | Máximo | Descripcioin |
|---|---|---|---|
| LC | 2 | 7680 | Celdas lógicas |
| IO | 2 | 256 | Bloques de E/S |
Cuando INI=1:
| Recurso | Cantidad | Máximo | Descripcioin |
|---|---|---|---|
| LC | 1 | 7680 | Celdas lógicas |
| IO | 2 | 256 | Bloques de E/S |
- Parámetro INI: Valor del Biestable D del sistema en el ciclo 0
-
Principio del estado inicial: Todo biestable D tiene un estado inicial que se puede configurar estableciendo su valor mediante su parámetro. Por defecto su valor es
0. De esta forma, si no se añade ningún valor al parámetro, su estado inicial será0
- Colección iceK: Colección para Icestudio. Constantes
- Colección iceFF: Colección para Icestudio. Biestables
- Juan González-Gómez (Obijuan)
- shift
- shift-reg2
- sreg-02-sys-sr-basic🟡
- sreg-concat-left
- sreg-concat-right
- concat-sysdff-sreg2
- concat-sreg2-sysdff
- sreg-03-sys-sr-basic🟡
- concat-sreg2-sreg2
- sreg-04-sys-sr-basic🟡
- unary-ii🔵
- unary-iii
- unary-n🔴
- unary-ii-timer
- unary-ii-timer-bmax
- unary-iii-timer
- sreg-unary-ii-timer
- sreg-unary-iii-timer
- unary-n-timer
- sreg-unary-n-timer
- unary-ii-wait🔵
- unary-ii-wait2🔵
- unary-ii-wait2-simp
- unary-ii-rst
- unary-iii-rst
- unary-mod3🔵
- unary-mod4
- unary-modn
- unary-mod2🔵
- unary-prescaler1:2
- unary-prescaler1:2-ini
- unary-prescaler1:3
- unary-prescaler1:4
- unary-prescaler1:n
- heart-prescaler1:2🟡
- 1hot-ii🔵
- 1hot-iii
- 1hot-n
- 1hot-ii-timer
- 1hot-iii-timer
- zero-sreg-1hot-iii-timer
- tic0🟡
- tic0-sreg-1hot-iii-timer
- 1hot-n-timer
- 1hot-mod2🚧
🚧 TODO 🚧
- 🟡: Nuevo bloque introducido
- 🔵: Circuito importante
- 🔴: Presentación de limitaciones y retos a superar