Repository navigation
1sysdff0‐not
Juan Gonzalez-Gomez edited this page Jul 15, 2025
·
14 revisions
| ⬅️ Prev | Navegar por los circuitos | Next ➡️ |
|---|
- Ficha: Tic0 y Step1 son funciones complementarias
- Descargas
- Descripción
- Cronograma
- Circuito TIC0
- Evolución del estado
- Medición con el analizador lógico
- Recursos
- Circuito Icestudio: 1sysdff0-not.ice
- Ficha circuito: (SVG) (PDF) (PNG)
En este circuito se genera la función tic0 de una manera diferente: mediante la negación del circuito ax-dff, que genera la función step1
Como se puede ver en este dibujo, al negar la función step1 se obtiene el tic inicial
El cronograma es el mismo que el del circuito 0sysdff1
Esta es la segunda implementación del circuito TIC0, que genera un tic inicial
Exactamente los mismos que el circuito 0sysdff1
| Recurso | Cantidad | Máximo | Descripcioin |
|---|---|---|---|
| LC | 4 | 7680 | Celdas lógicas |
| IO | 2 | 256 | Bloques de E/S |
- Las señales Tic0 y Step1 son complementarias. Una se obtiene como negación de la otra
- Colección iceK: Colección para Icestudio. Constantes
- Colección iceGates: Colección de Icestudio con puertas lógicas
- Colección iceFF: Colección para Icestudio. Biestables
- Juan González-Gómez (Obijuan)
- shift
- shift-reg2
- sreg-02-sys-sr-basic🟡
- sreg-concat-left
- sreg-concat-right
- concat-sysdff-sreg2
- concat-sreg2-sysdff
- sreg-03-sys-sr-basic🟡
- concat-sreg2-sreg2
- sreg-04-sys-sr-basic🟡
- unary-ii🔵
- unary-iii
- unary-n🔴
- unary-ii-timer
- unary-ii-timer-bmax
- unary-iii-timer
- sreg-unary-ii-timer
- sreg-unary-iii-timer
- unary-n-timer
- sreg-unary-n-timer
- unary-ii-wait🔵
- unary-ii-wait2🔵
- unary-ii-wait2-simp
- unary-ii-rst
- unary-iii-rst
- unary-mod3🔵
- unary-mod4
- unary-modn
- unary-mod2🔵
- unary-prescaler1:2
- unary-prescaler1:2-ini
- unary-prescaler1:3
- unary-prescaler1:4
- unary-prescaler1:n
- heart-prescaler1:2🟡
- 1hot-ii🔵
- 1hot-iii
- 1hot-n
- 1hot-ii-timer
- 1hot-iii-timer
- zero-sreg-1hot-iii-timer
- tic0🟡
- tic0-sreg-1hot-iii-timer
- 1hot-n-timer
- 1hot-mod2🚧
🚧 TODO 🚧
- 🟡: Nuevo bloque introducido
- 🔵: Circuito importante
- 🔴: Presentación de limitaciones y retos a superar