• Ficha: Temporizador 1-hot de 2 biestables
• Descargas
• Descripción
• Diagrama de estados
• Cronograma
• Medición con el analizador lógico
• Recursos
• Conceptos nuevos
• Enlaces
• Autor
• Licencia

• Circuito Icestudio: 1hot-ii-timer.ice
• Ficha circuito: (SVG) (PDF) (PNG)

Este circuito es prácticamente igual a 1hot-ii, pero la cuenta es interna y no se muestra hacia el exterior. El circuito informa a través de la señal max que la cuenta ha alcanzado su valor máximo. Por max aparece un tic en el ciclo 1

El temporizador comienza la cuenta en 0, en el **ciclo 0y cuenta hasta1` en el ciclo 1. En el ciclo 2 se produce el overflow: el valor almacenado es inválido (no está en la codificación 1-hot)

Es un circuito con 2 biestables, que cuenta hasta 1 (N=2, Cuenta hasta 2-1) y nos informa

La señal max, que nos informa que se ha alcanzado la cuenta máxima, es un tic, a diferencia de los contadores unarios, donde permanece a 1 hasta que se reinicie. Este es el primer circuito que genera el evento: valor máximo alcanzado. Este tic lo podemos usar para activar otros circuitos

Este es el diagrama de estado del circuito 1hot-ii-timer, que es similar al de 1hot-ii. El estado inicial es 00, que representa la cuenta 0 (ciclo 0)

En el siguiente ciclo se pasa al estado 10 (ciclo 1 en unario) y se activa la señal max para indicar que se ha llegado a la cuenta máxima. En el siguiente ciclo se produce el desbordamiento (overflow)

La salida del circuito 1hot-ii-timer es la señal MAX que se toma del biestable de más a la derecha

La señal MAX es la que se saca de B0. Es un tic en el ciclo 1

El tic se pone a 1 cuando el contador a alcanzado su valor máximo

Realizamos la medición de la señal MAX. Necesitamos utilizar la señal time0, para detectar el BIT-BANG

Este es el resultado:

• No hay conceptos nuevos

• Colección iceK: Colección para Icestudio. Constantes
• Colección iceFF: Colección para Icestudio. Biestables
• Cuaderno ténico CT18 de FPGAs Libres: Fundamentos. Sistema unario

• Juan González-Gómez (Obijuan)