Repository navigation
concat‐sreg2‐sreg2
| ⬅️ Prev | Navegar por los circuitos | Next ➡️ |
|---|
- Ficha: Concatenación de registros de desplazamiento encapsulados
- Descargas
- Descripción
- Regla de concatenación de registros de desplazamiento
- Registro de desplazamiento de 4 bits
- Evolución del estado
- Evolución del estado
- Diagrama de estados
- Cronograma
- Recopilación de componentes
- Conceptos nuevos
- Enlaces
En esta ficha se construye un registro de desplazamiento de 4 bits mediante la concatenación de 2 registros de desplazamiento de 2 bits encapsulados
Aunque en este circuito se construye un registro de desplazamiento de 4 bits, la regla de concatenación se puede generalizar para registros de desplazamiento encapsulados de cualquier tamaño
Dados dos registros de desplazamiento encapsulas de ´n´ y ´m´ bits respectivamente, los podemos concatenar para obtener un nuevo registro de desplazamiento de n+m bits
Esta regla es la última necesaria para la construcción de registros de desplazamiento
Con esta regla de concatenación construimos un registro de desplazamiento de 4 bits, que en última instanacia se trata de 4 biestables conectados en serie, lo que introduce un retardo de 4 ciclos
El registro de desplazamiento de 4 bits es un tablero de 4 casillas. Por la entrada serie puede entrar cualquier bit. En este ejemplo supondremos que llegan los bits genéricos a, b,c y d a partir del ciclo 0. Tras ellos sólo se reciben ceros
Al cabo de 4 ciclos desde el Bit Bang, el registro de desplazamiento almacena el valor dcba, y por su salida serie sale el bit a. En el siguiente ciclo (ciclo 5) sale el bit b, en el sexto ciclo sale el bit c, en el ciclo 7 el bit d y en el ciclo 8 el registro llega al estado final (que es el mismo que el inicial). El valor almacenado es 0000
Este es el diagrama de estados de la evolución del estado anterior: un registro de desplazamiento de 4 bits al que le llega por la entrada los bits a, b, c y d, en ese orden, y tras ello todos ceros
En esta figura se mustra el cronograma cuando la señal de entrada es la misma que la del diagrama de estado
-
Regla de concatenación de registros de desplazamiento: Dados dos registros de desplazamiento encapsulas de ´n´ y ´m´ bits respectivamente, los podemos concatenar para obtener un nuevo registro de desplazamiento de
n+mbits - Registro de desplazamiento de 4 bits
- Colección iceFF: Colección para Icestudio. Biestables
- Colección iceSRegs: Colección para Icestudio. Registros de desplazamiento
- Tablero de juego y bucles espaciales. En el Cuaderno técnico CT18 de FPGAs Libres: Fundamentos. Sistema unario
- Juan González-Gómez (Obijuan)
- shift
- shift-reg2
- sreg-02-sys-sr-basic🟡
- sreg-concat-left
- sreg-concat-right
- concat-sysdff-sreg2
- concat-sreg2-sysdff
- sreg-03-sys-sr-basic🟡
- concat-sreg2-sreg2
- sreg-04-sys-sr-basic🟡
- unary-ii🔵
- unary-iii
- unary-n🔴
- unary-ii-timer
- unary-ii-timer-bmax
- unary-iii-timer
- sreg-unary-ii-timer
- sreg-unary-iii-timer
- unary-n-timer
- sreg-unary-n-timer
- unary-ii-wait🔵
- unary-ii-wait2🔵
- unary-ii-wait2-simp
- unary-ii-rst
- unary-iii-rst
- unary-mod3🔵
- unary-mod4
- unary-modn
- unary-mod2🔵
- unary-prescaler1:2
- unary-prescaler1:2-ini
- unary-prescaler1:3
- unary-prescaler1:4
- unary-prescaler1:n
- heart-prescaler1:2🟡
- 1hot-ii🔵
- 1hot-iii
- 1hot-n
- 1hot-ii-timer
- 1hot-iii-timer
- zero-sreg-1hot-iii-timer
- tic0🟡
- tic0-sreg-1hot-iii-timer
- 1hot-n-timer
- 1hot-mod2🚧
🚧 TODO 🚧
- 🟡: Nuevo bloque introducido
- 🔵: Circuito importante
- 🔴: Presentación de limitaciones y retos a superar