Repository navigation
shift‐reg2
| ⬅️ Prev | Navegar por los circuitos | Next ➡️ |
|---|
- Ficha: Registro de desplazamiento de 2 bits
- Descargas
- Descripción
- Registro de desplazamiento de 2 bits
- Evolución del estado
- Diagrama de estados
- Cronograma
- Conceptos nuevos
- Enlaces
- Autor
- Licencia
En este fragmento de circuito se muestran dos biestables conectados en serie. Por el biestable de la izquierda entran los bits, y por el de la derecha salen. Esta configuración la denominamos un registro de desplazamiento de 2 bits. La parte izquierda se denomina la entrada serie y la parte derecha la salida serie
Dado que hay 2 biestables conectados en serie, el efecto de este fragmento es retrasar 2 ciclos la señal de entrada
Los registros de desplazamiento transportan los bits de izquierda a derecha, uno por cada ciclo del reloj. Se comportan por tanto como cintas transportadoras de bits. Como el desplazamiento se realiza hacia la derecha, estos registros también reciben el nombre de registros de desplazamiento a la derecha
El registro de desplazamiento es un tablero de 2 casillas. Por la entrada serie puede entrar cualquier bit. En este ejemplo supondremos que inicialmente llega el bit genérico a y en el ciclo 1 el bit b, y tras ellos todo ceros. Esta es la evaluación:
Al cabo de 2 ciclos desde el Bit Bang, el registro de desplazamiento almacena el valor ba, y por su salida serie sale el bit a. En el siguiente ciclo (ciclo 3) sale el bit b y en el ciclo 4 el registro llega al estado final (que es el mismo que el inicial)
En esta animación lo vemos en funcionamiento. Al verla se comprende mejor el concepto desplazamiento, y cómo, efectivamente, este registro se comporta como una cinta transportadora

Este es el diagrama de estados de la evolución del estado anterior: un registro de desplazamiento de 2 bitss al que le llega por la entrada los bits a y b, en ese orden, y tras ello todos ceros
En esta figura se mustra el cronograma cuando la señal de entrada es la misma que la del diagrama de estado
- Registro de desplazamiento: Conexión serie de biestables, que hace que los bits se desplacen
- Registro de desplazamiento hacia la derecha: Los bits se mueven de izquierda a derecha
- Entrada serie: Entrada del biestable que está a la izquierda del registro de desplazamiento
- Salida serie: Salida dle biestable que está a la derecha del registro de desplazamiento
- Colección iceFF: Colección para Icestudio. Biestables
- Tablero de juego y bucles espaciales. En el Cuaderno técnico CT18 de FPGAs Libres: Fundamentos. Sistema unario
- Juan González-Gómez (Obijuan)
- shift
- shift-reg2
- sreg-02-sys-sr-basic🟡
- sreg-concat-left
- sreg-concat-right
- concat-sysdff-sreg2
- concat-sreg2-sysdff
- sreg-03-sys-sr-basic🟡
- concat-sreg2-sreg2
- sreg-04-sys-sr-basic🟡
- unary-ii🔵
- unary-iii
- unary-n🔴
- unary-ii-timer
- unary-ii-timer-bmax
- unary-iii-timer
- sreg-unary-ii-timer
- sreg-unary-iii-timer
- unary-n-timer
- sreg-unary-n-timer
- unary-ii-wait🔵
- unary-ii-wait2🔵
- unary-ii-wait2-simp
- unary-ii-rst
- unary-iii-rst
- unary-mod3🔵
- unary-mod4
- unary-modn
- unary-mod2🔵
- unary-prescaler1:2
- unary-prescaler1:2-ini
- unary-prescaler1:3
- unary-prescaler1:4
- unary-prescaler1:n
- heart-prescaler1:2🟡
- 1hot-ii🔵
- 1hot-iii
- 1hot-n
- 1hot-ii-timer
- 1hot-iii-timer
- zero-sreg-1hot-iii-timer
- tic0🟡
- tic0-sreg-1hot-iii-timer
- 1hot-n-timer
- 1hot-mod2🚧
🚧 TODO 🚧
- 🟡: Nuevo bloque introducido
- 🔵: Circuito importante
- 🔴: Presentación de limitaciones y retos a superar