Repository navigation
tic0
| ⬅️ Prev | Navegar por los circuitos | Next ➡️ |
|---|
- Ficha: Tic0: Tic en ciclo 0 (encapsulado)
- Descargas
- Descripción
- Componente tic0
- Implementación de tic0
- Cronograma
- Circuito TIC0
- Evolución del estado
- diagramas de estados
- Medición con el analizador lógico
- Recursos
- Conceptos nuevos
- Enlaces
- Autor
- Licencia
Circuito que genera un tic en el ciclo 0 (tic inicial). Es equivalente al circuito 0sysdff1, pero encapsulado en un nuevo componente llamado tic0, disponible en la colección iceSignals
Este circuito es la base para construir números en codificación one hot
El componente tic0 se encuentra en la Colección iceSignals. Lo denominamos como icesignals.tic0
En esta figura se muestra el significado de todos los iconos situados dentro del bloque tic0
-
Icono pulso (grande): Este icono indica que el circuito genera un pulso genérico
-
Reloj del sistema: El texto sys indica que este componente es del sistema. Es decir, que funciona a la velocidad del reloj del sistema. Esto significa que en cada ciclo hay un cambio de estado. Esto lo vemos en el bombeo de los bits: se genera un nuevo bit por ciclo
-
Salida de tics: Significa que por la salida salen
tics. En el caso concreto de este componente es un único tic en el ciclo 0
- Arranque de la señal: La señal se genera desde el ciclo 0. Es decir, en cuanto se alimenta el circuito se genera la señal
El componente tic0 lo usamos como una caja negra. Sabemos lo que hace de puertas para fuera, pero puede tener diferentes implementaciones
Desde Icestudio, pinchando en el componente accedemos a su interior, y podemos ver la implementación, que en este caso es el circuito 0sysdff1
Esta es su implementación:

El cronograma es el mismo que para el circuito 0sysdff1. En el ciclo 0 aparece un pulso de 1 periodo de duración. A partir del ciclo 1 la señal permanece a 0
Este circuito es otra implementación del circuito abstracto TIC0
En esta tabla se representa la evolución del estado del circuito. Sólo hay 2 estados: El inicial, donde la señal vale 1, y el final donde vale 0
En esta tabla se muestra la evolución:
Es el mismo que el del circuito 0sysdff1
Es el mismo que el del circuito 0sysdff1

Consume los mismos recursos que fel circuito 0sysdff1
| Recurso | Cantidad | Máximo | Descripcioin |
|---|---|---|---|
| LC | 4 | 7680 | Celdas lógicas |
| IO | 2 | 256 | Bloques de E/S |
En esta figura se recopilan todos los componentes que tenemos hasta el momento, incluyendo tic0
- tic0: Componente que genera un tic inicial. Se encuentra en la colección iceSignals
- Juan González-Gómez (Obijuan)
- shift
- shift-reg2
- sreg-02-sys-sr-basic🟡
- sreg-concat-left
- sreg-concat-right
- concat-sysdff-sreg2
- concat-sreg2-sysdff
- sreg-03-sys-sr-basic🟡
- concat-sreg2-sreg2
- sreg-04-sys-sr-basic🟡
- unary-ii🔵
- unary-iii
- unary-n🔴
- unary-ii-timer
- unary-ii-timer-bmax
- unary-iii-timer
- sreg-unary-ii-timer
- sreg-unary-iii-timer
- unary-n-timer
- sreg-unary-n-timer
- unary-ii-wait🔵
- unary-ii-wait2🔵
- unary-ii-wait2-simp
- unary-ii-rst
- unary-iii-rst
- unary-mod3🔵
- unary-mod4
- unary-modn
- unary-mod2🔵
- unary-prescaler1:2
- unary-prescaler1:2-ini
- unary-prescaler1:3
- unary-prescaler1:4
- unary-prescaler1:n
- heart-prescaler1:2🟡
- 1hot-ii🔵
- 1hot-iii
- 1hot-n
- 1hot-ii-timer
- 1hot-iii-timer
- zero-sreg-1hot-iii-timer
- tic0🟡
- tic0-sreg-1hot-iii-timer
- 1hot-n-timer
- 1hot-mod2🚧
🚧 TODO 🚧
- 🟡: Nuevo bloque introducido
- 🔵: Circuito importante
- 🔴: Presentación de limitaciones y retos a superar