Repository navigation
Examen: Parcial 3:2026_05_11:Robotica
- Tiempo: 55 minutos
- Tipo de examen: Presencial. Realizado a través de Aula Virtual. Acceso a la wiki (Internet)
- Temario: S9, S10 y S11
El examen se ha realizado a través de Aula virtual. Tiene dos partes: Test y un problema
- Realizado a través de Aula virtual
- 10 preguntas tipo test
- Las respuesats incorrectas restan un 33% del valor de la pregunta
- Solución disponible en Aula virtual
Tenemos un computador nRV como el estudiado.
Los retardos introducidos por el resto de componentes se describen a continuación:
- Memoria de instrucciones (lectura): 300ps
- Sumador: 180ps
- ALU: 200ps
- Memoria de datos (lectura): 340ps
- Banco de registros: 120ps
- Registro PC: 40ps
El resto de retardos se consideran despreciables (0 ps).
Contesta las siguientes preguntas:
a) Calcula el retardo de las fases Fetch y Decode (IF e ID).
b) Calcula el retardo de una instrucción add
c) Calcula el retardo de una instrucción ld
d) Calcula el retardo de una instrucción beq
e) Indica el valor en binario del bus Alu (4 bits) Durante la instrucción beq
f) Calcula la frecuencia máxima de funcionamiento de este procesador.
a) En la fase Fetch (IF) se lee el registro PC (40ps) y se accede a la Memoria de Instrucciones (300ps).
A continuación, en la fase Decode (ID), se accede al Banco de Registros para leer los operandos (120ps).
Retardo de IF = 40 + 300 = 340
Retardo de ID = 120ps
b)
Para una instrucción add,los retardos de IF e ID son los mismos.
Para la fase de ejecución (Ex), el retardo es el introducido por la ALU de 200ps.
Como add no accede a memoria y no es una instrucción de tipo branch, la fase de acceso a memoria (Mem) y la de Writeback (Wb) no producen retardo.
Retardo add = IF + ID + Ex + Mem + Wb = 340 + 120 + 200 + 0 + 0 = 660ps
c)
La instrucción ld si que accede a memoria, por lo que ahora si que tendremos que tener en cuenta el retardo de leer la memoria de datos en la fase mem.
Retardo ld = IF + ID + Ex + Mem + Wb = 340 + 120 + 200 + 340 + 0 = 1000ps
d)
para la instrucción beq, la fase Mem no producirá retardo porque no se accede a memoria, mientras que en la fase Wb se tiene que calcular el siguiente estado del PC, por lo que se tiene que tener en cuenta el retardo del sumador (180ps)
Retardo ld = IF + ID + Ex + Mem + Wb = 340 + 120 + 200 + 0 + 180 = 840
e)
Durante la instrucción beq, la alu debe comparar dos registros para ver si son iguales. La manera de compararlos es mediante una resta, si el resultado es 0, son iguales (se activa el bit zero), si el resultado es distinto de cero, no son iguales. La microorden por lo tanto que se debe enviar a la ALU es la correspondiente para hacer una resta: 0110. Se puede consultar en la teoría de la S11
f)
Para calcular la frecuencia máxima, tenemos que considerar el camino crítico, o lo que es lo mismo, la instrucción más lenta. En este ejercicio, y como es habitual, corresponde a la instrucción ld, que tiene un retardo de 1000ps. La frecuencia máxima es la inversa de dicho retardo.
Freq = 1/1000ps = 1GHz
- Juan Ignacio Pérez
- Miguel Ángel de Miguel
- Juan González-Gómez (Obijuan)
