RLDRAM
RLDRAM(Reduced Latency DRAM)์ ์ธํผ๋์จ ํ ํฌ๋๋ก์ง์ค๊ฐ ๊ฐ๋ฐํ SRAM๊ณผ ์ ์ฌํ ์ธํฐํ์ด์ค๋ฅผ ๊ฐ์ถ ํน์ ๋์ ๋จ(DRAM)์ ์ผ์ข ์ด๋ค. ์ด๋ ์ ์ ํ ๋น์ฉ๊ณผ ๋ฎ์ ๋๊ธฐ ์๊ฐ(๋ฒ์ฉ DRAM ๋๋น)์ ์๊ตฌํ๋ ์๋ฒ ๋๋ ์ ํ๋ฆฌ์ผ์ด์ (์: ์ปดํจํฐ ๋คํธ์ํน ์ฅ๋น)์ ๋์์ผ๋ก ํ๋ฉฐ, SRAM๋ณด๋ค ํฐ ์ฉ๋์ ์ ๊ณตํ๋ ๊ณ ๋์ญํญ, ์ค๋ฒ์ฉ, ์ค๊ฐ ์ ๋์ ๋ฎ์ ๋๊ธฐ ์๊ฐ(๋์๋ SRAM ๋๋น)์ ๊ฐ์ง ๋ฉ๋ชจ๋ฆฌ์ด๋ค.[1] ๋ํ RLDRAM์ ์ฐ์์ ์ธ ์ฝ๊ธฐ ๋ฐ ์ฐ๊ธฐ ์ ๊ทผ์ด๋ ์์ ํ ๋ฌด์์์ ์ธ ์ ๊ทผ์ด ๋ฐ์ํ ๋ ๋์๋์ ๋ฒ์ฉ DRAM๋ณด๋ค ๋ ๋์ ์ฑ๋ฅ์ ๋ณด์ธ๋ค.[2]
1์ธ๋ RLDRAM ์ฅ์น๋ 1999๋ ์ ๋ฑ์ฅํ์ผ๋ฉฐ ์ด๊ธฐ์๋ ์ธํผ๋์จ ํ ํฌ๋๋ก์ง์ค์์๋ง ์ ์๋์๋ค. ์ดํ ๋ง์ดํฌ๋ก ํ ํฌ๋๋ก์ง๊ฐ ๊ฐ๋ฐ ํํธ๋๋ก ์ฐธ์ฌํ์ฌ RLDRAM ์ฅ์น์ 2์ฐจ ๊ณต๊ธ์์ด ๋์๋ค. 2์ธ๋ RLDRAM II ๊ท๊ฒฉ์ 2003๋ ์ธํผ๋์จ๊ณผ ๋ง์ดํฌ๋ก ์ ์ํด ๋ฐํ๋์๋ค. [3] ๊ทธ ํ ์ธํผ๋์จ์ RLDRAM ๊ฐ๋ฐ์ ์ค๋จํ๊ธฐ๋ก ๊ฒฐ์ ํ๊ณ , RLDRAM II ์ฅ์น๋ ๋ง์ดํฌ๋ก ์ ์ํด ๋์ ๋์๋ค.[1] ์ฒซ RLDRAM II ์ํ์ ๊ฐ์ ํด์ ๋ฑ์ฅํ๋ค. 2012๋ ๋ง์ดํฌ๋ก ์ ์ต์ด์ 3์ธ๋ RLDRAM 3 ์ฅ์น๋ฅผ ์์ฐํ๋ค. [4]
๊ฐ์ฃผ
[ํธ์ง]- 1 2 Jacob, Bruce et al. (2008). Memory Systems: Cache, DRAM, Disk. Morgan Kaufmann Publishers. pp. 494.
- โ RLDRAM Memory: Unparalleled Bandwidth and Low Latency
- โ Infineon and Micron Announce RLDRAM II Specification
- โ Xilinx and Micron demo interoperability of FPGA and RLDRAM 3 memory interface standard