Memori akses acak dinamis

Keping memori akses acak dinamis tipe DDR2

Memori akses acak dinamis (bahasa Inggris: dynamic random-access memory, disingkat DRAM) adalah jenis memori akses acak semikonduktor yang menyimpan setiap bit data dalam sebuah kapasitor terpisah di dalam sirkuit terpadu. Muatan listrik pada kapasitor tersebut secara alami akan bocor perlahan, sehingga data yang tersimpan lama-kelamaan dapat hilang kecuali kapasitor disegarkan (refresh) secara berkala. Kebutuhan akan penyegaran terus-menerus inilah yang melandasi penyebutan sifat "dinamis" pada memori ini, berbeda dengan memori akses acak statis (SRAM) yang mempertahankan isinya selama pasokan daya tetap mengalir.

Keunggulan utama DRAM terletak pada kesederhanaan struktural sel memorinya: hanya dibutuhkan satu transistor dan satu kapasitor per bit data (sel 1T1C), sedangkan sel SRAM membutuhkan empat hingga enam transistor. Kesederhanaan rancangan ini memungkinkan DRAM mencapai tingkat densitas penyimpanan yang sangat tinggi dengan biaya produksi per bit yang jauh lebih murah. Berbeda dengan memori kilat, DRAM bersifat mudah menguap (volatile) karena seluruh data yang tersimpan akan langsung hilang saat catu daya diputus.

Prinsip kerja

DRAM umumnya disusun dalam bentuk larik matriks persegi panjang yang terdiri dari sel-sel memori individual (satu kapasitor dan satu transistor per sel). Jalur horizontal yang mengontrol gerbang baris disebut sebagai "jalur kata" (wordline). Jalur vertikal tempat data dibaca dan ditulis disebut sebagai "jalur bit" (bitline). Satu kolom biasanya memiliki sepasang jalur bit komplementer (sering dilambangkan sebagai bitline + dan -). Sirkuit penguat indera (sense amplifier) terhubung di antara sepasang jalur bit tersebut dan bekerja layaknya sepasang pembalik tegangan terhubung silang (cross-coupled inverters).

Untuk membaca data dari sel memori, terjadi tahapan proses berikut:

1. Penguat indera dinonaktifkan, lalu kedua jalur bit diisi tegangan awal (precharge) hingga berada pada nilai tegangan rujukan penengah (biasanya bernilai setengah dari tegangan logika penuh).
2. Sirkuit precharge diputuskan. Karena sifat kapasitansi alami dari konduktor jalur bit yang panjang, tegangan ambang penengah tersebut dapat bertahan sementara waktu.
3. Jalur kata (wordline) pada baris sasaran diaktifkan ke tingkat logika tinggi. Hal ini menyalakan transistor akses sehingga muatan kapasitor penyimpanan terhubung ke salah satu jalur bit. Pertukaran muatan listrik antara kapasitor sel dengan kapasitor jalur bit menimbulkan pergeseran voltase yang sangat kecil pada jalur bit tersebut.
4. Penguat indera diaktifkan. Melalui umpan balik positif, penguat indera memperbesar selisih tegangan kecil tadi hingga satu jalur bit mencapai batas logika tinggi penuh dan jalur pasangannya turun ke batas logika rendah penuh. Pada tahap ini, status logika baris telah berhasil distabilkan dan alamat kolom dapat dipilih.
5. Data keluaran dibaca dari penguat indera berdasarkan alamat kolom yang dipilih. Beberapa pembacaan kolom beruntun dapat dilakukan secara cepat selama baris tersebut tetap dibuka.
6. Bersamaan dengan proses pembacaan tersebut, aliran arus dari penguat indera dialirkan kembali ke kapasitor sel memori. Proses ini mengembalikan muatan listrik sel ke kondisi semula (penyegaran restoratif otomatis).
7. Setelah operasi pada baris selesai, jalur kata dinonaktifkan untuk menutup transistor akses (baris "tertutup"), penguat indera dimatikan, dan kedua jalur bit kembali dipraisi (precharged) untuk siklus pembacaan berikutnya.

Siklus penyegaran (Refresh cycle)

Standar industri dari JEDEC umumnya menetapkan bahwa setiap baris DRAM wajib disegarkan setidaknya satu kali setiap 64 ms (atau 32 ms pada suhu operasional tinggi). Sirkuit logika penyegaran otomatis terintegrasi pada pengontrol memori modern secara berkala menelusuri alamat baris memori menggunakan pencacah internal (counter) agar integritas data dalam kapasitor tetap terjaga tanpa campur tangan pengguna.

Parameter pewaktuan (Memory timing)

Pada DRAM asinkron klasik (seperti FPM DRAM dan EDO DRAM), batas latensi dinyatakan dalam besaran nanodetik (ns):

Parameter	Nilai khas 50 ns	Nilai khas 60 ns	Keterangan
tRC	84 ns	104 ns	Waktu siklus baca atau tulis acak (random read/write cycle time)
tRAC	50 ns	60 ns	Waktu akses dari penurunan sinyal RAS hingga data valid keluar
tRCD	11 ns	14 ns	Waktu tunda antara penurunan sinyal RAS dan CAS
tRAS	50 ns	60 ns	Lebar pulsa aktif sinyal RAS minimum
tRP	30 ns	40 ns	Waktu pra-pengisian (precharge) sinyal RAS
tPC	20 ns	25 ns	Waktu siklus akses mode halaman (page-mode cycle time)
tAA	25 ns	30 ns	Waktu akses dari penetapan alamat kolom hingga data valid keluar
tCAC	13 ns	15 ns	Waktu akses dari penurunan sinyal CAS hingga data valid keluar
tCAS	8 ns	10 ns	Lebar pulsa aktif sinyal CAS minimum

Format kemasan dan modul

Cip DRAM diproduksi sebagai sirkuit terpadu monolitik dalam kemasan plastik berpindai kaki logam. Untuk mempermudah penggantian dan ekspansi kapasitas pada papan induk komputer, keping-keping DRAM dirangkai menjadi papan sirkuit cetak modular lepasan:

• Kemasan keping individual (IC):
  • Dual in-line Package (DIP), umum digunakan pada komputer era 1970-an hingga 1980-an.
• Modul memori:
  • Single In-line Pin Package (SIPP): modul rintisan dengan pin kaki kawat lurus.
  • Single In-line Memory Module (SIMM): papan konektor tepi berlapis emas dengan kontak pada satu sisi kelistrikan (varian 30-pin dan 72-pin).
  • Dual In-line Memory Module (DIMM): modul standar dengan jalur pin independen di kedua sisinya untuk komputer meja (desktop) dan peladen.
  • Small Outline DIMM (SO-DIMM): format fisik berukuran separuh modul DIMM untuk komputer jinjing (laptop), printer cerdas, dan perangkat jaringan.
  • Rambus In-line Memory Module (RIMM): modul berpelindung panas khusus untuk arsitektur Direct Rambus.
  • Compression Attached Memory Module (CAMM / CAMM2): modul datar berorientasi horizontal untuk laptop tipis modern dan modul desktop berkecepatan tinggi.

Format modul komputer dari masa ke masa

1. DIP 16-pin (keping DRAM mandiri pra-FPM)
2. SIPP 30-pin (umumnya berbasis FPM DRAM)
3. SIMM 30-pin (lebar data 8-bit, digunakan pada era sistem x86 awal)
4. SIMM 72-pin (lebar data 32-bit, berbasis FPM DRAM dan EDO DRAM)
5. DIMM 168-pin (SDR SDRAM, tegangan 3,3 V)
6. DIMM 184-pin (DDR SDRAM, tegangan 2,5 V)
7. DIMM 240-pin (DDR2 SDRAM tegangan 1,8 V; DDR3 SDRAM tegangan 1,5 V)
8. DIMM 288-pin (DDR4 SDRAM tegangan 1,2 V; DDR5 SDRAM tegangan 1,1 V)

Lihat pula

• SRAM
• Memori akses acak dinamis sinkron (SDRAM)
• DDR SDRAM
• Penyegaran memori